PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-176162

(43) Date of publication of application: 23.06.1992

- (51)Int.CI.

H01L 25/04

H01L 25/00

H01L 25/18

H01L 27/00

(21)Application number: 02-305031

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

07.11.1990

(72)Inventor: KUMAMOTO TOSHIO


KONO HIROYUKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To enable semiconductor integrated circuit blocks to be shielded from noises by a method wherein a conductive part is insulated from a first and a second semiconductor integrated circuit block and kept at a certain fixed potential.

are formed separate from each other on a semiconductor board 100, and a main each other to a wall-like conductive layer 50 is provided between the digital circuit and the displacement is a second conductive layer 50 is provided between the digital circuit. block 1 and the analog circuit block 2 through the intermediary of and the original insulating layer 20. A wiring 4 is connected to the wall-like conductive layer 50 to keep it at a prescribed fixed potential, in this case, a ground of a same same potential. potential.



REST AVAILABLE COPY

LEGAL STATUS

[Date of request for examination]

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Late of sending the examiner's decision of rejection of Late of

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

skura listin depinion of rejection to give the line converted regretations

This is of the siding part of any week as the second of the second

[Date of final disposal for application]

fill the of To Bus Louise For emilionist of

[Patent number]

Distance to migest

[Date of registration]

March on their Property of the Control of the second second second second

[Number of appeal against examiner's decision of rejection]

4 At - - - 1

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

And the second s

Copyright (C); 1998,2003 Japan Patent Office

les extenses à este glasse à la lestre de la collège d The collège de la collège de la collège de la collège montre de la collège de la collège de la collège de la c La collège de la collège de la montre de la collège montre de la collège d

to Note to the control of the factories of the control of the cont

a cambination of country to electronic actions and provides a contraction parameter and the period of

resolvent to the state of the second control of the second control of the second second second control of the s

AND THE RESERVE OF THE STATE OF

to the company of the state of the company of the c

®日本国特許庁(JP)

⑪ 特 許 出 願 公 開

平4-176162 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成4年(1992)6月23日

H 01 L 25/04 25/00 25/18

7638-4M Α

3 0 1 \mathbf{C} 7514 - 4M7638 - 4M

H 01 L 25/04

Z

審査請求 請求項の数 1 有

(全8頁)

❷発明の名称

半導体集積回路装置

②特 願 平2-305031

223出 额 平 2 (1990)11月7日

@発 明 者 熊 本

敏 夫 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

@発 明 野 者 泂

浩 之 兵庫県伊丹市瑞原 4丁目 1番地 三菱電機株式会社エル・

エス・アイ研究所内

三菱電機株式会社 勿出 願 人

東京都千代田区丸の内2丁目2番3号

個代 理 弁理士 大岩 増雄 人

外2名

明 細

1. 発明の名称

半導体集積回路装置

2. 特許請求の範囲

複数個の半導体集積回路ブロックが絶縁膜を介 して隣接してなる半導体集積回路装置であって、

所定の基板の上に形成された第1の半導体集積 回路プロックと、

前記第1の半導体集積回路プロックに絶縁膜を 介して隣接するように形成された第2の半導体集 穣回路 ブロックと、

前記第1の半導体集積回路ブロックと前記第2 の半導体集積回路ブロックとの間の、または前記 第1の半導体集積回路プロックと前記第2の半導 体集種同路プロックとのいずれか一方の周辺の、 少なくとも1箇所に形成された導電部分とを備え、

前記導電部分は、前記第1の半導体集積回路ブ ロックと前記第2の半導体集積回路プロックとか ら絶縁されており、所定の固定単位に保たれてい る、半導体集積回路装置。

3.発明の詳細な説明

[産業上の利用分野]

この発明は、半導体集積回路装置に関し、特に、 複数個の半導体集積回路プロックが絶縁膜を介し て隣接してなる半導体集積回路装置に関するもの である。

[従來の技術]

第7図は、この種の従来の半導体集積回路装置 を示す概略断面図である。図において、半導体ま たは絶縁体からなる基板10の上には、互いに賍 離しを隔ててディジタル回路プロック1とアナロ グ回路ブロック2とが形成されている。これらの 2つの回路プロックは、少なくとも半導体層を含 んで構成され、互いに区別された機能を有する半 導体集積回路プロックである。ディジタル回路プ ロック1とアナログ回路プロック2とは、互いに 絶縁されるように絶縁層20が悲板10の上に形 成されている。

【発明が解決しようとする課題】

第7図に示す従来の半導体集積回路装置によれ

- 1 -

ば、2つの半導体集積回路プロックとして、ディジタル回路プロック1とアナログ回路プロック とが距離しを隔てて隣接している。そのためでは、ディジタル回路プロック 1 の発生するとがあった。これを防止するために、ディジタル回路プロック 2 に悪影響を及びするの路プロック 1 とアナログ回路プロック 2 との間の距離しを大きくすることが考えられる。 いかしながら、半導体集積回路装置を構成する回路プロックの集積度が低下すると、半導体集積回路プロックの集積度が低下するという問題があった。

そこで、この発明は、上記のような問題点を解 決するためになされたもので、各半導体集積回路 ブロックがノイズに影響されず、ノイズからシー ルドされ得る半導体集積回路装置の構造を提供す ることを目的とする。

[課題を解決するための手段]

この発明に従った半導体集積回路装置は、第1 の半導体集積回路プロックと、第2の半導体集積

- 3 -

ロックにおいてノイズが発生したとしても、その ノイズは専電部分まで達するだけで、隣接する第 2の半導体集積回路プロックの内部までは到達し ない。これは、各半導体集積回路プロックの周辺 部分に存在する寄生容量を介して伝達されるノイ ズが、固定電位に保たれた専電部分によって阻ま れることにより、隣接する半導体集積回路プロッ クに影響を及ぼすノイズが低減されるからである。 【発明の実施例】

回路プロックと、導起部分とを備える。第1の半 導体集積回路プロックは、所定の基板の上に形成 されている。第2の半導体集積回路プロックに結 類接するように形成されている。導電部分は、第 1の半導体集積回路プロックと第2の半導体集積 回路プロックとの間の、または第1の半導体集積 回路プロックと第2の半導体集積 回路プロックと第2の半導体集積 回路プロックと第2の半導体集積 のいずれか一方の周辺の、少なくとも1箇所に形成されている。この導電部分は、第1の半導体集積 積回路プロックと第2の半導体集積回路プロックと たがら絶縁されており、所定の固定電位に保たれている。

[作用]

この発明においては、第1の半導体集積回路プロックと第2の半導体集積回路プロックとの間、または各半導体集積回路プロックの周辺には、導 電部分が形成されている。この導電部分は各半導 体集積回路プロックから絶縁されて固定電位に保 たれている。そのため、第1の半導体集積回路プ

- 4 -

保たれるように、配線4が壁状導電層50に接続されている。そのため、ディジタル回路ブロック 1とアナログ回路ブロック 2との間の容量性結合が小さくなる。したがって、たとえ、ディとしれいて、か発生したが発生したが発生したが発生したが発生したがです。では、アナログ回路ブロック 2の内部まる。その結果、アナログ回路ブロック 2の動作は、スイズによって影響を受けることはない。な 1、 イズにディジタル回路ブロック 1 で発生する 1、 イズでディジタル回路ブロック 1 で発生する 1、 イズとしては、たとえば、クロックノイズが挙げられる。

第2A図は、この発明の第2の実施例を示す半 導体集積回路装置の機略平面図である。第2B図 は、第2A図のIB-IB線における断面を示す 機略断面図である。この第2の実施例においては、 半導体基板上に形成された絶縁基板、すなわち絶 緑層上に半導体回路が構成される場合、つまり、 SOI(Silicon-on-Insula

- 6 -

- 5 **-**

このように、絶縁脳上に半導体集積回路装置を 構成する場合の一手法として、一定間隔を隔でて シードと呼ばれる柱状または壁状の半導体層を設 けることは通常行なわれている。このシードを半 導体集積回路ブロックの周辺部に配置することに

- 7 -

ルドとして、一定開陽で配置されている。柱状導 10層51. 52の外側には、クロック信号線φ 1. す1、 す2、 す2が配置されている。クロック信 号線の1およびの1、め2およびの2は、柱状導 **心暦51,52の間を通り、アナログ回路プロッ** ク2の所定の部分に接続されている。柱状導電層 51は半導体基板100に接続するように形成さ れているので、所定の固定電位に保たれているこ とと等価な状態になっている。アナログ回路プロ ック2の上には絶縁層22を介して外部回路プロ ック3が形成されている。外部回路プロック3は 絶縁層23によって覆われている。各回路ブロッ クの一例として、ディジタル回路プロック1は算 術論理演算回路であり、アナログ回路ブロック2 はA-Dコンパータであり、外部回路プロック3 はフォトセンサから椴成されるイメージセンサで ある。この算術論理演算回路(ALU)の論理回 路は、ディジクル回路プロック1の例として第5 図に示されている。また、第4図には、アナログ 回路プロック2の例として2ピットCMOSA-

よって、本来、絶縁脳上の半導体脳の結晶性を高めるために製造工程においてのみ必要とされていたシードを、製造プロセス終了後においても、半導体集積回路プロックのノイズのシールド用に供することができる。

- 8 -

Dコンバータの論理问路が示されている。このように、半導体集積回路装置の一例として画像信号 処理を行なう三次元回路素子が示されている。

上述のように示される3層積層構造の半導体集積回路装置においては、下層のディジタル回路プロック1からアナログ回路プロック2へのノイズは、固定電位に接続されたシールドプレート6によって防止され得る。また、クロック信号のノイズは、所定の接続部以外においてクロック信号線とアナログ回路プロック2との間に柱状導電局52が存在しているので、アナログ回路プロック2に悪影響を及ぼし難い。

第6図は、第3A図~第3D図に示されるような3層積層構造の半導体集積回路装置の一断面を模式的に描いた図である。第6図を参照して、p型の半導体基板100には、ディジタル回路プロック1を構成する素子形成領域を囲むように分離酸化膜101が形成されている。素子形成領域には、nチャネル型のMOSトランジスタは、ゲート電れている。このMOSトランジスタは、ゲート電

- 9 -

極103と、n型不純物拡散領域102とを有する。ディジタル回路ブロック1を構成する業子の一例として示されたnチャネル型MOSトランジスタの上には、化学的気相薄膜或段法(CVD法)を用いてシリコン酸化版からなる絶縁暦21が形成されている。この絶縁層21の上には、不純物がドーブされた多結品シリコンからなるシールドブロック1の周囲には、半導体基板100の表面をシードとして単結晶化された、不純物を含むシリコン暦からなる柱状導電層51が形成されている。

第2層目には、CMOS/SOI構造からなる 素子が、アナログ回路ブロック2を構成している。 p型の半導体層200pとn型の半導体層200 nとが間隔を隔でで形成されている。p型半導体 層200pには、nチャネル型MOSトランジス タが形成されている。このnチャネル型MOSト ランジスタは、ゲート電極203nとn型不純物 拡散領域202nとを有する。n型半導体層20 0nには、pチャネル型MOSトランジスタが形

- 11 -

p型半導体層300に形成されたn型不純物拡散 領域302を有する。シリコン酸化膜24にあけ られたコンタクト孔を介して、第1アルミニウム 層からなる配線層41が、p型半導体層300に 接続されている。この配線層41には、第2アル ミニウム層からなる配線層42が接続されている。 n型不純物拡散領域302は、配線層41を介し で、第2層目の紫子を樹成するn型不純物拡散領 は202nに接続されている。 柱状導電層52の 上部には、アルミニウムからなる配線層4が接続 されている。この配線層4は接地電位に保たれて いる。第3層目の紫子を覆うようにシリコン度 されている。第3層目の紫子を覆うようにシリコンで したれている。発線層23が形成されている。配線層 4、42の上にはパッシベーション膜30が形成 されている。

このようにして、この発明に従った3層積層構造の半導体集積回路装置の斯面構造の一例が模式的に描かれる。

なお、上記実施例においては、壁状または柱状 導電層として不純物を含むシリコン層を用いた例 第3届目として、CVD法を用いて形成された シリコン酸化膜からなる絶縁層22の上に外部回 路プロック3が形成される。この外部回路プロッ ク3を構成する素子の一例としてpnフォトダイ オードが示されている。pnフォトダイオードは、

- 12 -

を示したが、少なくとも導電性を有するものであればよく、高融点金属シリサイド層等から構成されてもよい。

[発明の効果]

以上のように、この発明によれば所定の間定地位に保たれた導電部分が、各半導体集積回路プロックの間あるいは周辺部に設けられるので、各半導体集積回路プロックをノイズからシールドすることが可能となる。そのため、各回路プロックの周辺に存在する寄生容量を介して伝達されるノイズが低減され得る。

4. 図面の簡単な説明

第1A図は、この発明に従った半導体集積回路 装置の第1実施例を示す概略平面図である。

第1B図は、第1A図のIB-IB線における 断面を示す部分斯面図である。

第2A図は、この発明に従った半導体集積回路 装置の第2実施例を示す機略平面図である。

第2B図は、第2A図のIB-IB線における 断面を示す部分断面図である。

- 14 -

第3A図は、この発明に従った半導体集徴回路 装置の第3奥施例を示す腹略平面図である。

第38図は、第3A図のⅢB-ⅢB線における 断面を示す部分断面図である。

第3C図は、第3A図の皿C-皿C線における 断面を示す部分断面図である。

第3D図は、第3A図の皿D-皿D線における 断面を示す部分断面図である。

第4図は、アナログ回路プロックの一例として 2ピットA-Dコンバータを示す論理回路図である。

第5図は、ディジタル回路プロックの一例とし て算術論理演算回路装置を示す論理回路図である。

第6図は、第3A図~第3D図に示されるよう な半導体集積回路装置の断面構造の一例を模式的 に描いた断面図である。

第7図は、従来の半導体集積回路装置を示す概略断面図である。

図において、1はディジタル回路プロック、2 はアナログ回路プロック、50は壁状導電層、5


- 15 -

1,52は柱状導電脳である。


なお、各図中、同一符号は同一または相当部分 を示す。


代 朋 人 大 岩 地 雄


- 16 -





18-











第7図

